# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-332598

(43) Date of publication of application: 30.11.2000

(51)Int.CI.

H03K 19/20

H03K 19/0944

(21)Application number: 11-135088

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

17.05.1999

(72)Inventor:

**OISHI TSUKASA** 


**HIDAKA HIDETO** 

## (54) RANDOM LOGIC CIRCUIT

#### (57) Abstract:

PROBLEM TO BE SOLVED: To save the electric power in sleep mode by turning off the power source of a specific circuit in sleep mode and providing a sub-threshold leakage current preventing means between a front-stage and a rear-stage latch.

SOLUTION: The front-stage latch part and rear-stage latch part of a flip-flop circuit are separated by a transfer gate 50, which is controlled with a control signal TG2 generated in synchronism with a basic clock and its inverted signal TG2B. In sleep mode, the electric power VCCO supplied to an input part, the front-stage latch part, and an output part is turned off to hold data by the rear-stage latch part, and voltages which are lower and higher than the VSS level are generated by level converting circuits 59 and 60 to apply a negative potential to the respective gates of the transfer gate 50. Leak currents of respective transistors are prevented and the data can be held by the rear-stage latch part to prevent a leakage current flowing to the front-stage latch part in a power-off state.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration)

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-332598 (P2000-332598A)

(43)公開日 平成12年11月30日(2000.11.30)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H03K 19/20

19/0944

H 0 3 K 19/20 19/094 5 J O 4 2

A 5J056

## 審査請求 未請求 請求項の数19 OL (全 12 頁)

(21)出願番号

(22)出願日

特願平11-135088

平成11年5月17日(1999.5.17)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 大石 司

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 日高 秀人

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100102439


弁理士 宮田 金雄 (外2名)

最終頁に続く

## (54) 【発明の名称】 ランダムロジック回路

### (57)【要約】

【課題】 スリープモード時におけるサブスレッショルドリーク電流を防止したランダムロジック回路を得る。【解決手段】 データを入力する入力部40~43と、入力部40~43から出力されたデータを受け取り、保持して、出力する第1のラッチ部44~49と、第1のラッチ部44~49から出力されたデータを受け取り、保持して、出力する第2のラッチ部51~56と、第2のラッチ部51~56から出力されたデータを受け取り、ロジック回路に出力する出力部57~58と、スリープモード時に、第1のラッチ部44~49と第2のラッチ部51~56との間で発生するサブスレッショルドリーク電流を防止するためのサブスレッショルドリーク電流を防止するためのサブスレッショルドリーク電流防止回路50とを備えたものである。



### 【特許請求の範囲】

【請求項1】データを入力する入力部と、 前記入力部から出力されたデータを受け取り、保持し

1

て、出力する第1のラッチ部と、 前記第1のラッチ部から出力されたデータを受け取り、

保持して、出力する第2のラッチ部と、 前記第2のラッチ部から出力されたデータを受け取り、

ロジック回路に出力する出力部と、

スリープモード時に、前記第1のラッチ部と前記第2の ラッチ部との間で発生するサブスレッショルドリーク電 10 流を防止するためのサブスレッショルドリーク電流防止 回路とを備えたことを特徴とするランダムロジック回

【請求項2.】前記スリープモード時に、前記入力部、前記第1のラッチ部、前記出力部は、ノーマルモード時に供給される電源がそれぞれオフされることを特徴とする請求項1記載のランダムロジック回路。

【請求項3】前記サブスレッショルドリーク電流防止回路は、前記第1のラッチ回路と前記第2のラッチ部との間に接続された第1のトランジスタで構成され、前記ス 20リープモード時に、前記第1のトランジスタのゲートに負電圧が供給されることを特徴とする請求項1記載のランダムロジック回路。

【請求項4】前記第1のトランジスタは、NMOSトランジスタとPMOSトランジスタとから構成され、前記スリーブモード時に、前記NMOSトランジスタのゲートには、VSSレベルに対して低い電圧が供給され、前記PMOSのゲートには、VCCレベルに対して高い電圧が供給されることを特徴とする請求項3記載のランダムロジック回路。

【請求項5】前記第2のラッチ部を構成するトランジスタのしきい値電圧は、前記第1のラッチ部を構成するトランジスタのしきい値電圧よりも高く設定されていることを特徴とする請求項4記載のランダムロジック回路。

【請求項6】前記第2のラッチ部は、第1の差動増幅器から成り、

前記サブスレッショルドリーク電流防止回路は、第2のトランジスタで構成され、前記第1のラッチ回路と前記第1の差動増幅器との間に接続され、前記第1のラッチ部から出力されたデータが、前記第2のトランジスタの 40ゲートに供給されることを特徴とする請求項1記載のランダムロジック回路。

【請求項7】前記スリープモード時に、前記入力部、前記第1のラッチ部、前記出力部は、ノーマルモード時に供給される電源がそれぞれオフされることを特徴とする請求項6記載のランダムロジック回路。

【請求項8】前記サブスレッショルドリーク電流防止回路は、前記第1のラッチ部と前記第1の差動増幅器との間に接続された第3のトランジスタを含み、前記第1のラッチ回路から出力された相補的なデータが、前記第2

のトランジスタの前記ゲートと前記第3のトランジスタ のゲートとに、ぞれぞれ供給されることを特徴とする請 求項6記載のランダムロジック回路。

【請求項9】前記第2のトランジスタは、前記ノーマルモード時に、その一端に、第1の電圧が供給され、前記スリーブモード時には、前記第2のトランジスタの前記ゲートの電圧よりも高い第2の電圧が供給されることを特徴とする請求項6記載のランダムロジック回路。

【請求項10】前記第1の差動増幅器の第1の端子は、前記ノーマルモード時に、前記第1の電圧が供給され、前記スリープモード時には、前記第2のトランジスタの前記ゲートの電圧よりも高い第3の電圧が供給されることを特徴とする請求項9記載のランダムロジック回路。

【請求項11】前記第1の差動増幅器の第2の端子は、前記ノーマルモード時に、前記第2の電圧が供給され、前記スリープモード時には、前記第2の電圧よりも高い第4の電圧が供給されることを特徴とする請求項10記載のランダムロジック回路。

【請求項12】前記第3の電圧は、前記第1の電圧と前記第2の電圧との間に設定されることを特徴とする請求項11記載のランダムロジック回路。

【請求項13】前記第1の差動増幅器を構成するトランジスタのしきい値電圧は、前記第1のラッチ部を構成するトランジスタのしきい値電圧よりも高く設定されていることを特徴とする請求項12記載のランダムロジック回路

【請求項14】前記入力部は、バストランジスタロジック回路で構成され、

前記第1のラッチ部は、第2の差動増幅器で構成され、 30 前記パストランジスタロジック回路と前記第2の差動増 幅器との間に接続され、前記パストランジスタロジック 回路から出力されたデータがゲートに供給される第4の トランジスタとを備えたことを特徴とする請求項6記載 のランダムロジック回路。

【請求項15】前記パストランジスタロジック回路と前記第2の差動増幅器との間に接続された第5のトランジスタを含み、前記パストランジスタロジック回路から出力された相補的なデータが、前記第4のトランジスタの前記ゲートと前記第5のトランジスタのゲートとに、ぞれぞれ供給されることを特徴とする請求項14記載のランダムロジック回路。

【請求項16】前記第4のトランジスタは、前記ノーマルモード時に、その一端に、第5の電圧が供給され、前記スリープモード時には、前記第4のトランジスタの前記ゲートの電圧よりも高い第6の電圧が供給されることを特徴とする請求項14記載のランダムロジック回路。

【請求項17】前記第2の差動増幅器の第1の端子は、前記ノーマルモード時に、前記第5の電圧が供給され、前記スリープモード時には、前記第4のトランジスタの前記ゲートの電圧よりも高い第7の電圧が供給されると

とを特徴とする請求項16記載のランダムロジック回 路。

【請求項18】前記第2の差動増幅器の第2の端子は、 前記ノーマルモード時に、前記第6の電圧が供給され、 前記スリープモード時には、前記第6の電圧よりも高い 第8の電圧が供給されることを特徴とする請求項17記 載のランダムロジック回路。

【請求項19】前記第7の電圧は、前記第5の電圧と前 記第6の電圧との間に設定されることを特徴とする請求 項18記載のランダムロジック回路。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】との発明は、ランダムロジッ ク回路に関し、特に、スリープモード時におけるサブス レッショルドリーク電流を防止したランダムロジック回 路に関するものである。

#### [0002]

【従来の技術】近年のLSIでは、動作電源電圧の低減 化が進められており、このLSIを動作させるために、 LSIの内部回路を構成するトランジスタのしきい値電 20 圧を低下させる技術が使用されている。しかしながら、 トランジスタのしきい値電圧の低下に伴い、サブスレッ ショルドリーク電流が増大するので、それを如何に防止 させるかが重要となってきている。

【0003】半導体メモリにおいては、スタンバイサイ クル時に、内部回路におけるサブスレッショルドリーク 電流を低減させるために、階層電源システムという技術 が開発されている。図10は、階層システムを示した図 である。複数段接続されたインバータ(X1、X2、X 3)から成る内部回路において、各インバータは、CM 30 OSで構成され、PMOSトランジスタおよびNMOS トランジスタのそれぞれのソースは、図10に示すよう に、スタンバイサイクル時の状態に応じて、メイン電源 線L1、サブ電源線L2、メイン接地線L3、サブ接地 線し4に接続されている。スタンバイサイクル時に、ゲ ートに負電位を印加して、内部回路に発生するサブスレ ッショルドリーク電流を低減させる方式である。

【0004】また、MTCMOS回路においては、スリ ープモード時におけるサブスレッショルドリーク電流を ある。この場合、バルーン回路と呼ばれるラッチ回路を 内部回路に接続し、内部回路に入力されたデータはバル ーン回路にも入力される構成となっている。スリープモ ード時に、内部回路の電源がオフ状態になった時に、内 部回路とバルーン回路とは切り離され、内部回路に入力 されたデータは消えてしまうが、バルーン回路に同じデ ータが待避しているので、電源がオン状態となった時 に、バルーン回路から内部回路にデータを伝えることが

【0005】とこで、ランダムロジック回路について説 50 という問題点があった。更に、バルーン回路を設ける場

明する。図11は、従来のランダムロジックの構成を示 した図である。F/Fは、フリップフロップ回路を示 し、前段のロジック回路からのデータを受け取り、保持 して、次段のロジック回路へ出力する回路である。20 0~205は、パッファ回路、206~211は、フリ ップフロップ回路、212~214は、ロジック回路、 215~220は、フリップフロップ回路、221~2 23は、ロジック回路、224~229は、フリップフ ロップ回路、230~232は、ロジック回路、233 10 ~238は、フリップフロップ回路である。バッファ回 路200~205に入力された入力信号は、フリップフ ロップ回路206~211にそれぞれ入力され、保持さ れる。保持されたデータは、処理内容に応じて、ロジッ ク回路212~214に出力される。ロジック回路21 2~214で処理された結果は、フリップフロップ回路 215~220に出力され、保持される。このように、 順々に、後段に接続されたロジック回路とフリップフロ ップ回路により、データ処理が実施される。

【0006】図12は、図11のフリップフロップ回路 の構成を示した図である。フリップフロップ回路は、図 示しない制御回路による相補的な2相クロック(CKB 信号およびCK信号)により制御され、データの保持動 作とシフト動作が実行される。前段のロジック回路ある いはバッファ回路からのデータは、入力端子Dに入力さ れ、CKB信号の活性化期間中(CK信号は非活性) .に、インバータ239を介して、前段のラッチ部に入力 される。前段のラッチ部は、インバータ240およびイ ンバータ241で構成される。次に、データは、CK信 号の活性化期間中(CKB信号は非活性)に、前段のラ ッチ部に保持されるとともに、トランスファーゲート2 42を介して、後段のラッチ部に伝達され、インバータ 243、245を介して、出力端子Qから出力される。 後段のラッチ部は、インバータ243およびインバータ 244で構成される。次のCKB信号の活性化期間中 (CK信号の非活性化) に、トランスファーゲート24 2から出力されているデータを後段のラッチ部に保持す る。

## [0007]

【発明が解決しようとする課題】上記のように、半導体 低減させるために、内部回路の電源を切るという方式が 40 メモリやMTCMOS回路に関しては、スタンバイサイ クル時やスリーブモード時などにおけるサブスレッショ ルドリーク電流の防止策があるが、ランダムロジック回 路については、これらの防止策は適用できないという問 題点があった。つまり、スリープモード時に、フリップ フロップ回路に保持されるデータは、前段のロジック回 路での処理内容により変化するので、半導体メモリのよ うに画一的なものではなく、ランダムロジック回路に、 階層システムを採用しても、入力データによっては、サ ブスレッショルドリーク電流を防止することができない 合、通常のアクセスの信号経路以外に、データのパスを 確立させる必要があり、ランダムロジック回路の内部回 路の制御が複雑になるという問題点があった。

【0008】との発明は、上述のような課題を解決する ためになされたものであり、サブスレッショルドリーク 電流を防止したランダムロジック回路を得ることを目的 とするものである。

#### [0009]

【課題を解決するための手段】この発明に係るランダム ロジック回路は、データを入力する入力部と、入力部か 10 ら出力されたデータを受け取り、保持して、出力する第 1のラッチ部と、第1のラッチ部から出力されたデータ を受け取り、保持して、出力する第2のラッチ部と、第 2のラッチ部から出力されたデータを受け取り、ロジッ ク回路に出力する出力部と、スリープモード時に、第1 のラッチ部と第2のラッチ部との間で発生するサブスレ ッショルドリーク電流を防止するためのサブスレッショ ルドリーク電流防止回路とを備えたものである。

【0010】また、スリープモード時に、入力部、第1 のラッチ部、出力部は、ノーマルモード時に供給される 20 電源がそれぞれオフされる。

【0011】また、サブスレッショルドリーク電流防止 回路は、第1のラッチ回路と第2のラッチ部との間に接 続された第1のトランジスタで構成され、スリープモー ド時に、第1のトランジスタのゲートに負電圧が供給さ

【0012】また、第1のトランジスタは、NMOSト ランジスタとPMOSトランジスタとから構成され、ス リープモード時に、NMOSトランジスタのゲートに は、VSSレベルに対して低い電圧が供給され、PMO 30 Sのゲートには、VCCレベルに対して高い電圧が供給 される。

【0013】また、第2のラッチ部を構成するトランジ スタのしきい値電圧は、第1のラッチ部を構成するトラ ンジスタのしきい値電圧よりも高く設定されている。

【0014】また、第2のラッチ部は、第1の差動増幅 器から成り、サブスレッショルドリーク電流防止回路 は、第2のトランジスタで構成され、第1のラッチ回路 と第1の差動増幅器との間に接続され、第1のラッチ部 から出力されたデータが、第2のトランジスタのゲート 40 モード時には、第6の電圧よりも高い第8の電圧が供給 に供給される。

【0015】また、上述の第1の差動増幅器を有するラ ンダムロジック回路において、スリープモード時に、入 力部、第1のラッチ部、出力部は、ノーマルモード時に 供給される電源がそれぞれオフされる。

【0016】また、サブスレッショルドリーク電流防止 回路は、第1のラッチ部と第1の差動増幅器との間に接 続された第3のトランジスタを含み、第1のラッチ回路 から出力された相補的なデータが、第2のトランジスタ のゲートと第3のトランジスタのゲートとに、ぞれぞれ 50 は、フリップフロップ回路、13~15は、ロジック回

供給される。

【0017】また、第2のトランジスタは、ノーマルモ ード時に、その一端に、第1の電圧が供給され、スリー プモード時には、第2のトランジスタのゲートの電圧よ りも高い第2の電圧が供給される。

【0018】また、第1の差動増幅器の第1の端子は、 ノーマルモード時に、第1の電圧が供給され、スリープ モード時には、第2のトランジスタのゲートの電圧より も高い第3の電圧が供給される。

【0019】また、第1の差動増幅器の第2の端子は、 ノーマルモード時に、第2の電圧が供給され、スリーブ モード時には、第2の電圧よりも高い第4の電圧が供給 される。

【0020】また、第3の電圧は、第1の電圧と第2の 電圧との間に設定される。

【0021】また、第1の差動増幅器を構成するトラン ジスタのしきい値電圧は、第1のラッチ部を構成するト ランジスタのしきい値電圧よりも高く設定されている。 【0022】また、入力部は、パストランジスタロジッ ク回路で構成され、第1のラッチ部は、第2の差動増幅 器で構成され、パストランジスタロジック回路と第2の 差動増幅器との間に接続され、パストランジスタロジッ ク回路から出力されたデータがゲートに供給される第4

【0023】また、パストランジスタロジック回路と第 2の差動増幅器との間に接続された第5のトランジスタ を含み、パストランジスタロジック回路から出力された 相補的なデータが、第4のトランジスタのゲートと第5 のトランジスタのゲートとに、ぞれぞれ供給される。

のトランジスタとを備えたものである。

【0024】また、第4のトランジスタは、ノーマルモ ード時に、その一端に、第5の電圧が供給され、スリー プモード時には、第4のトランジスタのゲートの電圧よ りも高い第6の電圧が供給される。

【0025】また、第2の差動増幅器の第1の端子は、 ノーマルモード時に、第5の電圧が供給され、スリープ モード時には、第4のトランジスタのゲートの電圧より も高い第7の電圧が供給される。

【0026】更に、第2の差動増幅器の第2の端子は、 ノーマルモード時に、第6の電圧が供給され、スリープ

【0027】更にまた、上述のパストランジスタロジッ ク回路を有するランダムロジック回路において、第7の 電圧は、第5の電圧と第6の電圧との間に設定される。 [0028]

【発明の実施の形態】実施の形態1. 図1は、この発明 の実施の形態1であるランダムロジック回路の構成を示 した図である。図1において、F/Fは、フリップフロ ップ回路を示す。1~6は、バッファ回路、7~12

10

8

路、16~21は、フリップフロップ回路、22~24 は、ロジック回路、25~30は、フリップフロップ回 路、31~33は、ロジック回路、34~39は、フリ ップフロップ回路である。

7

【0029】ランダムロジック回路の外部からの入力信 号 (データ) は、バッファ回路1~6、フリップフロッ プ回路7~12、ロジック回路13~15、フリップフ ロップ回路16~21、ロジック回路22~24、フリ ップフロップ回路25~30、ロジック回路31~3 3、そして、フリップフロップ回路34~39の順に、 処理される。フリップフロップ回路は、バッファ回路あ るいはロジック回路から出力されたデータを保持して、 次に接続されているロジック回路へ出力する。フリップ フロップ回路は、図示されているように、次のデータ処 理のために必要なロジック回路へ接続されている。VC COは、電源を示し、ランダムロジック回路のノーマル モード時には、オン状態であるが、スリープモード時に は、オフ状態となる。VCC1は、電源を示し、ランダ ムロジック回路のノーマルモード時およびスリープモー ド時に、オン状態となっている。図1では、ランダムロ 20 ジック回路の一部を示したが、その他のフリップフロッ プ回路やロジック回路が設けられている。

【0030】図2は、図1に示したフリップフロップ回 路7~12、16~21、25~30および34~39 の構成を示した図である。40~41、44、46~4 7、51、53~54、57は、ぞれぞれPMOSトラ ンジスタ、42~43、45、48~49、52、55 ~56、58は、それぞれNMOSトランジスタであ る。フリップフロップ回路は、入力部、前段のラッチ 部、後段のラッチ部、そして出力部から構成される。入 30 力部は、PMOSトランジスタ40、41およびNMO Sトランジスタ42、43から成るインバータ回路で構 成される。前段のラッチ部は、PMOSトランジスタ4 4およびNMOSトランジスタ45から成るインバータ 回路とPMOSトランジスタ46、47およびNMOS トランジスタ48、49から成るインバータ回路とから 構成される。後段のラッチ部は、PMOSトランジスタ 51、52から成るインバータ回路とPMOSトランジ スタ53、54およびNMOSトランジスタ55、56 から成るインバータ回路とから構成される。出力部は、 PMOSトランジスタ57およびNMOSトランジスタ 58から成るインバータ回路で構成される。

【0031】前段のラッチ部と後段のラッチ部とは、ト ランスファーゲート50で分離されている。トランスフ ァーゲート50は、制御信号であるTG2信号とTG2 B信号とによって制御される。TG1信号およびTG1 B信号は、制御回路(図示しない)に入力される基本ク ロック信号(図示しない)に同期して、制御回路により 生成される信号である。 TG1B信号は、TG1信号の 反転信号である。 TG2信号およびTG2B信号もま

た、上記の基本クロック信号に同期して、制御回路によ り生成される信号である。 TG2B信号は、TG2信号 の反転信号である。TG1信号、TG1B信号、TG2 信号、TG2B信号により、各トランジスタが制御され る。TG1信号、TG1B信号、TG2信号、TG2B 信号は、ノーマルモード時には、VCCレベルまたはV SSレベルに設定される。制御回路は、ランダムロジッ ク回路と同一のボードに搭載されており、ランダムロジ ック回路を制御する。

【0032】59、60はレベル変換回路である。レベ ル変換回路59は、上述の制御回路あるいはランダムロ ジック回路に設けられ、ノーマルモード時には、制御回 路から出力されたVCCレベルまたはVSSレベルのT G2信号を、トランスファーゲート50および後段のラ ッチ部に出力する。レベル変換回路60は、上述の制御 回路あるいはランダムロジック回路に設けられ、ノーマ ルモード時には、制御回路から出力されたTG2信号を 反転させたVSSレベルまたはVCCレベルのTG2B 信号を、トランスファーゲート50および後段のラッチ 部に出力する。トランスファーゲート50のオンによ り、前段のラッチ部から後段のラッチ部へ、データが伝 達する。

【0033】レベル変換回路59、60は、ノーマルモ ード時には、上述したとおりの電位のTG2信号および TG2B信号を、トランスファーゲート50と後段のラ ッチ部と出力するが、スリープモード時には、レベル変 換回路59は、VSSレベルに対して低い電圧を生成 し、レベル変換回路60は、VCCレベルに対して高い 電圧を生成する。スリープモード時に、レベル変換回路 59は、制御回路内で生成されたスリープモード検知信 号(図示しない)に基づき、TG2信号のレベルを変換 する。また、スリープモード時に、レベル変換回路60 は、上述のスリープモード検知信号に基づき、TG2B 信号のレベルを変換する。レベル変換回路59、60に は、トランスファーゲート50に印加する各負電位が、 制御回路あるいは外部から、それぞれ供給されており、 スリープモード時に、スリープモード検知信号により、 各負電位が選択されて出力される。スリーブモードと は、例えば、ランダムロジック回路に、一定時間以上、 データが入力されない場合、ランダムロジック回路の消 費電流の低減のために、上述した制御回路が、スリープ モード検知信号を生成して、ランダムロジック回路を待 機状態にさせることである。制御回路は、タイマー回路 を用いることにより、一定時間をカウントすることがで きる。電源VCCOは、制御回路から供給されるが、ス リープモード時には、制御回路によりオフ状態になる。 電源VCC1も制御回路から供給される。

【0034】ノーマルモード時には、TG1B信号はV SSレベル、TG1信号はVCCレベルとなり、入力部 50 にデータが入力され、更に、前段のラッチ部に入力され る。との時、TG2B信号はVCCレベル、TG2信号 はVSSレベルである。次に、TG2B信号はVSSレ ベル、TG2信号はVCCレベルとなり、TG1B信号 はVCCレベル、TG1信号はVSSレベルとなること で、前段のラッチ部にデータが保持されると共に、その データが、トランスファーゲート50を介して、後段の ラッチ部に入力される。後段のラッチ部に入力されたデ ータは、出力部を介して、出力される。次のサイクル で、TG2B信号はVCCレベル、TG2信号はVSS レベルとなり、後段のラッチ部に入力されたデータが保 10 持される。TG1B信号はVSSレベル、TG1信号は VCCレベルである。

【0035】スリープモード時には、入力部、前段のラ ッチ部、そして出力部に供給される電源VCCOはオフ される。スリープモード時のデータ保持は、後段のラッ チ部によって行われる。レベル変換回路59によって、 VSSレベルに対して低い電圧が生成され、レベル変換 回路60によって、VCCレベルに対して高い電圧が生 成され、各負電圧が、トランスファーゲート50に印加 される。トランスファーゲート50のNMOSトランジ スタとPMOSトランジスタに、それぞれ負電圧が印加 されるので、前段のラッチ部と後段のラッチ部との間で 発生するサブスレッショルドリーク電流が防止される。 【0036】スリープモードから抜け出すには、制御回

路により、オフさせていた電源VCCOをオンさせるだ け良く、スリープモード前の動作の継続が可能である。 なお、トランスファーゲート50は、低電源電圧でも動 作可能なように、低しきい値電位を用いる。後段のラッ チ部の各トランジスタは、サブスレッショルドリーク電 流を防止し、ランダム情報を確実に保持するために、入 30 力部、前段のラッチ部、トランスファーゲート50およ び出力部のトランジスタに比べて、高いしきい値電位を 用いる。

【0037】以上のように、この発明の実施の形態1に 係るランダムロジック回路においては、スリープモード 時に、電源VCCOをオフすることにより、それぞれの トランジスタで発生していたサブスレッショルドリーク 電流を防止することができる。また、バルーン回路を追 加しなくても、スリープモード時化、トランスファーゲ ート50の各ゲートに、それぞれ負電位を印加させるだ 40 けで、後段のラッチ部にデータを確実に保持することが でき、更に、データを保持する後段のラッチ部と電源を オフさせた前段のラッチ部との間のサブスレッショルド リーク電流を防止できる。

【0038】実施の形態2. 図3は、この発明の実施の 形態2であるフリップフロップ回路の構成を示した図で ある。実施の形態1との構成の違いは、後段のラッチ部 が、差動増幅器で構成されている点と、レベル変換回路 によるTG2信号およびTG2B信号の電位の変換が行 われない点とである。61、62は、トランスファーゲ 50 3、64が、後段のラッチの極性を決定する。PS信号

ートであり、TG2信号およびTG2B信号により、オ ンあるいはオフされる。63、64は、NMOSトラン ジスタであり、トランスファーゲート61、62を介し て入力される相補信号/AおよびAが、それぞれのゲー トに印加される。65、66は、PMOSトランジス タ、67、68はNMOSトランジスタであり、これら のトランジスタ65~68により、差動増幅器が形成さ れる。差動増幅器は、後段のラッチ部として動作する。 スリープモード時には、入力部、前段のラッチ部、出力 部は、それぞれ電源VCCOがオフされるので、内部回 路系でのサブスレッショルドリーク電流は発生しない が、唯一、後段のラッチ部には、電解が印加されるた め、その素子は、サブスレッショルドリーク電流の発生 が小さいトランジスタ65~68(しきい値電位の高い トランジスタやSOIトランジスタ等)で構成される。 実施の形態1と同様に、入力部は、トランジスタ40~ 43で構成され、前段のラッチ部は、トランジスタ44 ~49で構成され、さらに、出力部は、トランジスタ5 7、58で構成される。トランジスタ57、58の各ゲ 20 ートは、実施の形態2では、トランジスタ63のドレイ ン側に接続されている。

【0039】外部からのデータは、入力端子D、入力 部、前段のラッチ部、後段のラッチ部、そして出力部に 伝達され、出力端子Qから、次のロジック回路へ出力さ れる。入力端子Dに入力されたデータは、まず、TG1 信号がVCCレベル、TG1B信号がVSSレベルにな り(TG2信号はVSSレベル、TG2B信号はVCC レベル)、入力部および前段のラッチ部に出力される。 そして、TG2信号がVCCレベル、TG2B信号がV SSレベル (TG1信号はVSSレベル、TG1B信号 はVCCレベル)になり、データが、前段のラッチ部に 保持されると共に、トランスファーゲート61、62が オン状態となり、データが後段のラッチ部に入力する。 入力部から出力されるデータAは、入力端子Dに入力さ れたデータの反転信号である。データAは、トランスフ ァーゲート62を介して、トランジスタ64のゲートに 印加される。データ/Aは、データAの反転信号であ り、トランスファーゲート61を介して、トランジスタ 63のゲートに印加される。

【0040】次に、ランダムロジック回路のノーマルモ ード時およびスリープモード時における後段のラッチ部 の動作について説明する。図4は、後段のラッチ部の動 作を示したタイミングチャート図である。まず、ノーマ ルモード時について説明する。ES信号およびNS信号 は、共にVssレベルが供給されているが、NS信号の 電位をコモンソース電位にするNMOSトランジスタ6 7、68が、高いしきい値電位のために駆動力が低いの で、ES信号の電位をコモンソース電位にして、前段の ラッチ部からのデータを受けるNMOSトランジスタ6

11 のレベルは、VCCレベルであるので、後段のラッチ部 は、VCCレベルとVSSレベルの電位の間で決まるラ ッチ動作で、データを発生して出力する。TG2信号が VCCレベル、TG2B信号がVSSレベル(TG1信 号はVSSレベル、TG1B信号はVCCレベル)にな り、トランスファーゲート61、62がオン状態とな り、データAがトランジスタ64のゲートに印加され、 データ/Aがトランジスタ63のゲートに印加される。 図4に示されているように、データAがVCCレベル、 データ/AがVSSレベルの場合、トランジスタ63は 10 オフ状態、トランジスタ64はオン状態となり、データ B(トランジスタ63のドレイン側)はVCCレベル、 データ/B(トランジスタ64のドレイン側)はVSS レベルとなる。データB(VCCレベル)が、出力部で 反転して、VSSレベルの出力信号が出力される。 【0041】次に、スリープモード時について説明す る。入力部、前段のラッチ部、そして、出力部に供給さ れる電源VCC0は、オフ状態になる。実施の形態1と 同様に、制御回路からのTG1信号、TG1B信号、T G2信号、そしてTG2B信号もオフ状態となる。スリ ープモード時のデータの保持は、実施の形態1と同様 に、後段のラッチ部で行われる。図4で示されたよう に、データAがVSSレベル、データ/AがVCCレベ ル、データBがVSSレベル、データ/BがVCCレベ ルである時に、スリープモードに入った場合について説 明する。トランジスタ66、67がオン状態、トランジ スタ65、68がオフ状態である。トランスファーゲー ト61、62は、制御回路からTG2信号およびTG2 B信号が供給されず、それぞれオフ状態となる。トラン ジスタ63のゲートにはVCCレベルが印加されている が、トランスファーゲート61は、デバイスの特徴か ら、サブスショルドリーク電流が発生し、トランジスタ 63のゲートから前段のラッチ部に向けて、サブスショ ルドリーク電流が発生する。そのサブスショルドリーク 電流の影響で、トランジスタ63のゲートは、VSSレ ベルまで低下する。トランジスタ63のゲートは、VS Sレベルへの低下の影響で、トランジスタ63のドレイ ン側からソース側(ES端子側)へ、サブスショルドリ ーク電流が流れる。NS端子とES端子とは、この段階

では、VSSレベルである。とのサブスショルドリーク

電流を低減させるために、トランジスタ63のソース側

の電圧をゲート電圧(VSS)よりも高く設定する。E

S端子の電圧をVCCレベルまで上昇させる。更に、ト

ランジスタ63のソース側からドレイン側へのサブスシ

ョルドリーク電流も発生するので、NS端子の電圧をゲ

ート電圧(VSS)よりも高く設定する。例えば、ラッ チ電圧を確保できる最低電圧、例えば、VSSよりもポ

テンシャルの高い電圧とVCCとの間の電圧に設定する

ことで、ゲート電圧よりもドレイン電圧が高くなり、サ

ッチ電圧を確保できるように、昇圧したNS端子の電圧 に基づいて、VCCレベルよりも高いVCC1レベルに 設定される。なお、データAとデータ/Aのレベルが、 上述と逆の場合でも、同様に、NS端子、ES端子およ びPS端子の電圧を制御することで、トランジスタ64 のサブスショルドリーク電流が低減される。スリープモ ードから抜け出すには、オフさせていた電源VCCOを オンさせるだけで、スリーブモード前からの回路動作上 の継続が可能である。

【0042】図5は、PS端子の電圧を制御する電圧制 御回路の構成を示す図である。69、70はトランスフ ァーゲート、71はオペアンプ回路である。実施の形態 1で述べた制御回路からのスリープモード検知信号(S LP信号および/SLP信号) に基づいて、予め設定さ れた電圧VreflあるいはVref2のどちらか一方 をPS端子に供給する。VreflはVCCレベルであ り、Vref2はVCC1レベルである。図6は、NS 端子の電圧を制御する電圧制御回路の構成を示す図であ る。72はオペアンプ回路、73はNMOSトランジス 20 タである。NMOSトランジスタ73は、ゲートにSL P信号の反転である/SLP信号が印加される。ノーマ ルモード時には、VSSレベルをNS端子に供給し、ス リープモード時には、予め設定された電圧Vref3を NS端子に供給する。図7は、ES端子の電圧を制御す る電圧制御回路の構成を示す図である。74はオペアン プ回路、75はNMOSトランジスタである。NMOS トランジスタ75は、ゲートにSLP信号の反転である /SLP信号が印加される。ノーマルモード時には、V SSレベルをES端子に供給し、スリープモード時に は、予め設定された電圧Vref4をES端子に供給す る。各電位制御回路は、制御回路あるいはランダムロジ ック回路に設けられている。

【0043】以上のように、実施の形態2においては、 後段のラッチ部が、前段のラッチ部からのデータAおよ びデータ/Aをトランジスタ64、63のそれぞれゲー トで受ける構成であるので、スリープモード時に、後段 のラッチ部と電源をオフさせた前段のラッチ部との間で 発生するサブスショルドリーク電流を防止することがで きる。また、バルーン回路を追加しなくても、スリープ モード時に、NS端子とES端子の電圧をある程度高い 電位に設定することで、後段のラッチ部で確実にデータ を保持でき、更に、トランジスタ63、64のサブスレ ッショルドリーク電流を防止できる。更にまた、スリー プモード時に、入力部、前段のラッチ部、出力部の電源 VCC0をオフすることにより、それぞれのトランジス タで発生していたサブスレッショルドリーク電流を防止 することができる。

【0044】実施の形態3.図8は、この発明の実施の 形態3のランダムロジック回路の構成を示す図である。 ブスショルドリーク電流が低減される。PS端子も、ラ 50 図において、76~81は、バッファ回路、82~8

7、91~96、100~105、109~114は、 フリップフロップ回路である。フリップフロップ回路 は、F/Fで示されている。88~90、97~99、 106~108は、パストランジスタロジック回路であ る。外部からの入力信号(データ)は、バッファ回路7 6~81、フリップフロップ回路82~87、パストラ ンジスタロジック回路88~90、フリップフロップ回 路91~96、パストランジスタロジック回路97~9 9、フリップフロップ回路100~105、パストラン ジスタロジック回路106~108、そして、フリップ 10 フロップ回路109~114の順に、処理される。各フ リップフロップ回路は、入力されたデータを保持して、 次に接続されているパストランジスタロジック回路へ出 力する。各フリップフロップ回路は、図示されているよ うに、次のデータ処理に必要なパストランジスタロジッ ク回路へ接続されている。

13

【0045】図9は、図8に示されたパストランジスタ ロジック回路とフリップフロップ回路との構成を示した 図である。実施の形態3においては、実施の形態1や実 施の形態2の回路構成と異なり、パストランジスタロジ ック回路が使用され、更に、フリップフロップ回路の前 段のラッチ部も差動増幅器で構成されている。パストラ ンジスタロジック回路は、処理の高速化を図るために使 用され、NMOSトランジスタで構成される。図9にお いて、115~116は、インバータ回路、117~1 24は、パストランジスタロジック回路を構成するNM OSトランジスタ、125~126は、TG1信号で制 御されるNMOSトランジスタ、127~128は、N MOSトランジスタ、129~130は、PMOSトラ ンジスタ、131~132は、NMOSトランジスタ、 133~134は、TG2信号で制御されるNMOSト ランジスタ、135~136は、NMOSトランジス タ、137~138は、PMOSトランジスタ、139 ~140は、NMOSトランジスタ、141~142 は、インバータ回路である。

【0046】ノーマルモード時の動作について説明する。パストランジスタロジック回路は、インパータ回路 115、116を介して、相補的なデータを受け取る。各データは、NMOSトランジスタ117~124で構成されるパストランジスタロジック回路を通り、それぞ 40 れデータDおよびデータ/Dとして、出力される。TG 1信号がVCCレベルの時(TG2信号はVSSレベル)に、NMOSトランジスタ125、126がオン状態となり、データDは、NMOSトランジスタ128のゲートに印加され、データ/Dは、NMOSトランジスタ127のゲートに印加される。前段のラッチ部の差動増幅器の動作は、実施の形態2の差動増幅器と同様の動作である。前段のラッチ部で保持されたデータは、相補的なデータとして、TG2信号がVCCレベルの時(TG1信号がVSSレベル)に、NMOSトランジスタ150

33、134を介して、NMOSトランジスタ135、136の各ゲートに印加される。後段のラッチ部の差動増幅器の動作は、実施の形態2と同様である。後段のラッチ部で保持されたデータは、相補的なデータ(Qおよび/Q)として、それぞれインバータ回路141、142を介して、次のパストランジスタロジック回路に出力される。TG1信号とTG2信号は、相補的な信号であり、これらの信号の制御により、前段のラッチ部へのデータの入力と保持、前段のラッチ部から後段のラッチ部へのデータの入力、保持、そして出力の動作が実施される。TG1信号とTG2信号は、実施の形態1、2と同様に制御回路により生成される。

【0047】次に、スリーブモード時の動作について説明する。パストランジスタロジック回路、TG1信号、TG2信号は、制御回路により、オフされる。NMOSトランジスタ125、126、133、134は、TG1信号、TG2信号のオフにより、それぞれオフ状態となる。データは、前段のラッチ部と後段のラッチ部にそれぞれ保持される。実施の形態2と同様に、前段のラッチ部および後段のラッチ部に設けられたNS端子、ES端子およびPS端子は、図5ないし図7で示された各電圧制御回路によって、ノーマルモード時の電圧よりも昇圧する。

【0048】以上のように、実施の形態3に係るランダ ムロジック回路においては、パストランジスタロジック 回路からの各データを前段のラッチ部のトランジスタ1 27、128の各ゲートで受けているので、スリープモ ード時における前段のラッチ部とパストランジスタロジ ック回路との間で発生するサブスレッショルドリーク電 流を防止することができる。また、前段のラッチ部から の各データを後段のラッチ部のトランジスタ135、1 36の各ゲートで受けているので、スリープモード時に おける後段のラッチ部と前段のラッチ部との間で発生す るサブスレッショルドリーク電流を防止することができ る。また、スリープモード時に、ES端子とNS端子の 電位を上昇させることによって、トランジスタ127、 128、135、136で発生するサブスレッショルド リーク電流を防止することができる。また、上述したよ うに、パストランジスタロジック回路と前段のラッチ部 との間のサブスレッショルドリーク電流の発生が防げる ので、パストランジスタロジック回路のしきい値電圧を 非常に低くすることが可能となり、ランダムロジック回 路の処理能力の向上が図れる。更にまた、バストランジ スタロジック回路は、NMOSトランジスタを連続に接 続した構成であるため、その出力端からは、駆動力の弱 い状態の信号が、前段のラッチ部に出力されるが、前段 のラッチ部によって十分に増幅されて、正確なデータを 後段のラッチ部に伝えることができる。

[0049]

0 【発明の効果】以上のように、この発明によれば、バル

ーン回路の追加無しに、サブスレッショルドリーク電流防止回路を備えることにより、スリーブモード時に、第2のラッチ部にデータを確実に保持することができ、電源をオフさせた第1のラッチ部と第2のラッチ部の間で発生するサブスレッショルドリーク電流を防止することができる。

【0050】また、スリープモード時に、入力部、第1のラッチ部、そして出力部に供給される電源をオフするので、それらの箇所でのサブスレッショルドリーク電流を防止することができる。

【0051】また、スリープモード時に、第1の差動増幅器と第1のラッチ部との間に接続された第2のトランジスタあるいは第3のトランジスタの各端子の電圧を制御することにより、第2のトランジスタあるいは第3のトランジスタで発生するサブスレッショルドリーク電流を防止することができる。

【0052】また、入力部をパストランジスタロジック回路、第1のラッチ部を第2の差動増幅器で構成し、パストランジスタロジック回路と第2の差動増幅器との間に第4のトランジスタあるいは第5のトランジスタを接 20続することにより、スリープモード時に、第2の差動増幅器にも確実にデータを確保することができ、第2の差動増幅器とパストランジスタロジック回路との間で発生するサブスレッショルドリーク電流を防止することができる。

【0053】更に、スリープモード時に、第4のトランジスタあるいは第5のトランジスタの各端子の電圧を制御することにより、第4のトランジスタあるいは第5のトランジスタで発生するサブスレッショルドリーク電流を防止することができる。

【0054】更にまた、パストランジスタロジック回路のしきい値電圧をより小さくすることができるので、ランダムロジック回路の処理能力の向上を図ることができる。

#### 【図面の簡単な説明】

【図1】 との発明の実施の形態1であるランダムロジック回路の構成を示した図である。

【図2】 図1に示したフリップフロップ回路7~1 \*

\*2、16~21、25~30および34~39の構成を 示した図である。

【図3】 との発明の実施の形態2であるフリップフロップ回路の構成を示した図である。

【図4】 後段のラッチ部の動作を示したタイミングチャート図である。

【図5】 PS端子の電圧を制御する電圧制御回路の構成を示す図である。

【図6】 NS端子の電圧を制御する電圧制御回路の構10 成を示す図である。

【図7】 ES端子の電圧を制御する電圧制御回路の構成を示す図である。

【図8】 この発明の実施の形態3のランダムロジック 回路の構成を示す図である。

【図9】 図8に示されたパストランジスタロジック回路とフリップフロップ回路との構成を示した図である。

【図10】 従来の階層システムを示した図である。

【図11】 従来のランダムロジックの構成を示した図 である。


20 【図12】 図11のフリップフロップ回路の構成を示した図である。

## 【符号の説明】


(9)

50 トランスファーゲート、 59~60 レベル変 換回路、 61~62トランスファーゲート、 63~ 64 NMOSトランジスタ、 65~66PMOSト ランジスタ、 67~68 NMOSトランジスタ、 69~70トランスファーゲート、 71~72 オペ 73 NMOSトランジスタ、 アンプ回路、 オペアンプ回路、 75 NMOSトランジスタ、 30 8~90 パストランジスタロジック回路、 97~9 9 パストランジスタロジック回路、 106~108 パストランジスタロジック回路、 117~124 NMOSトランジスタ、 125~128 NMOSト ランジスタ、 129~130 PMOSトランジス 131~132 NMOSトランジスタ、 13 3~136 NMOSトランジスタ、 137~138 PMOSトランジスタ、 139~140 NMOS トランジスタ。

【図5】




[図6]




[図1]

[図12]





【図2】


【図10】




【図3】










## 【図11】



## フロントページの続き

F ターム(参考) 5J042 AA10 BA01 BA19 CA09 CA11 CA14 CA27 CA28 DA00 DA02 5J056 AA03 BB17 BB18 BB49 CC00 CC10 CC14 CC21 DD13 DD28 DD29 DD43 EE11 FF10 CG14 KK01